业内人士透露，台积电已确定其最新 CoWoS 工艺变体 CoWoS-L 是 2.5D 封装 4 倍全光罩尺寸的唯一解决方案，正与 HPC 芯片客户合作，共同应对基板端的挑战，预计将于 2023-2024 年开始商业生产。

据《电子时报》报道，CoWoS-L 是台积电专门针对人工智能训练芯片设计的，据其介绍，该工艺结合了台积电 CoWoS-S 和信息技术的优点，通过中介层、用于芯片间互连的本地硅互连（LSI）芯片以及用于电源和信号传输的 RDL 层，提供了最灵活的集成。

消息人士称，台积电的 CoWoS 技术是专门为 HPC 设备应用设计的 2.5D 晶圆级多芯片封装技术，已经投入生产近 10 年。凭借 CoWoS，台积电已经从高性能计算处理器供应商，如 AMD 赢得了大量订单。

台积电传统的带硅中介层的 CoWoS 技术（CoWoS-S）已进入第五代。CoWoS-S 的硅中介层可以达到 2 倍以上全光罩尺寸（1700mm2），将领先的 SoC 芯片与四个以上的 HBM2 / HBM2E 堆栈集成在一起。

在台积电为第 71 届 IEEE 电子元器件和技术会议（ECTC）提交的一篇论文中，该公司介绍了采用一种新颖的双路光刻拼接方法的 CoWoS-S5 技术，3 倍全光罩尺寸（2500mm2）使得硅中介层的可容纳 1200mm2 的多个逻辑芯片以及八个 HBM 堆栈。除了硅中介层的尺寸增加外，还加入了新的功能，与之前的 CoWoS-S 组合相比，进一步增强了 CoWoS-S5 的电气和热性能。

台积电还提供 CoWoS-R，即一种利用其 InFO 技术的 CoWoS 工艺变体，以利用 RDL 层实现芯片之间的互连，特别是在 HBM 和 SoC 异构集成方面。RDL 层由聚合物和微量铜组成，具有相对的机械柔性。

消息人士称，尽管最近大众市场消费电子设备的需求越来越不确定，但 HPC 芯片的需求仍有希望。台积电增强型 CoWoS-S 封装以及-R 和-L 工艺变体将能够满足客户对其高性能计算产品的不同需求。2022 年第一季度，HPC 芯片的订单超过智能手机，成为台积电最大的收入贡献者，将推动其今年纯代工收入增长。

本文由LinkNemo爬虫[Echo]采集自[https://www.ithome.com/0/619/533.htm]