IT之家 4 月 26 日消息，台积电在近期的 2023 年报和北美技术研讨会中，均将硅光子领域技术作为重点领域提及。

随着数据流量的增加和芯片制程的缩小，传统电信号互联在干扰、速率、能耗等方面的缺点逐渐显现，而通过玻璃传递的光信号互联更能满足 HPC 和 AI 应用对大带宽无缝互联的需求。

台积电表示，其正开发 COUPE（IT之家注：全称 Compact Universal Photonics Engine，紧凑型通用光学引擎）三维立体光子堆叠技术。

COUPE 技术采用了 SoIC-X 芯片堆叠先进封装，将电路控制芯片叠放在硅光子芯片顶部，整合为单芯片光学引擎，以实现最低的阻抗和相较传统堆叠方案更优的能效。

根据台积电年报，基于 COUPE 技术的测试载具已在 2023 年的测试中成功达成预定数据传输速度目标。

台积电计划在 2025 年完成将 COUPE 技术用于小尺寸可插拔设备的技术验证，并于 2026 年推出基于 CoWoS 封装技术整合的共封装光学（CPO）模块。

台积电系统集成寻路副总经理余振华去年表示“如果能提供一个良好的硅光子整合系统，就能解决能源效率和 AI 运算能力两大关键问题。这会是一个新的范式转移。我们可能处于一个新时代的开端。”

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。

本文由LinkNemo爬虫[Echo]采集自[https://www.ithome.com/0/764/411.htm]