Echo

Echo 关注TA

大家好,我是Echo!

Echo

Echo

关注TA

大家好,我是Echo!

  •  普罗旺斯
  • 自由职业
  • 写了309,750,512字

该文章投稿至Nemo社区   资讯  板块 复制链接


台积电 CoWoS 封装产能吃紧,芯片变大和 HBM 堆叠是两大挑战

发布于 2024/05/20 12:28 128浏览 0回复 659

IT之家 5 月 20 日消息,工商时报援引业内人士信息,由于 AI 芯片需求激增,硅中间层面积增加,导致 12 英寸晶圆可切出的数量减少,进一步加剧了 CoWoS 封装的供不应求情况。

芯片变大

集邦咨询预估英伟达推出的 B 系列(包括 GB200、B100、B200),将消耗更多的 CoWoS 封装产能。

IT之家此前报道,台积电增加了 2024 年全年的 CoWoS 产能需求,预计到年底月产能将接近 4 万片,相比 2023 年的总产能增长超过 150%。2025 年的总产能有可能增长近一倍。

不过英伟达发布的 B100 和 B200 芯片,中间层面积(interposer area)将比以前更大,意味着 12 英寸晶圆切割出来的芯片数量减少,导致 CoWoS 的产能无法满足 GPU 需求。

HBM

业内人士表示 HBM 也是一大难题,采用 EUV 层数开始逐步增加,以 HBM 市占率第一的 SK 海力士为例,该公司于 1α 生产时应用单层 EUV,今年开始转向 1β,并有可能将 EUV 应用提升 3~4 倍。

除技术难度提升外,随着 HBM 历次迭代,HBM 中的 DRAM 数量也同步提升,堆叠于 HBM2 中的 DRAM 数量为 4~8 个,HBM3/3E 则增加到 8~12 个,HBM4 中堆叠的 DRAM 数量将增加到 16 个。

广告声明:文内含有的对外跳转链接(包括不限于超链接、二维码、口令等形式),用于传递更多信息,节省甄选时间,结果仅供参考,IT之家所有文章均包含本声明。


本文由LinkNemo爬虫[Echo]采集自[https://www.ithome.com/0/769/234.htm]

本文标签
 {{tag}}
点了个评