IT之家 6 月 27 日消息，韩媒 Business Korea 于 6 月 24 日报道称，三星电子半导体封装行业取得了重大进展，将领先台积电踏足面板级封装（PLP）领域。
三星电子半导体（DS）部门前负责人 Kyung Kye-hyun 于今年 3 月出席股东大会，详细阐述了推行 PLP 技术的必要性。
他解释称：“AI 半导体芯片（带有电路的矩形部件）的尺寸通常为 600mm x 600mm 或 800mm x 800mm，因此需要 PLP 之类的技术，三星目前正积极开发并加强和客户合作”。
IT之家 6 月 20 日报道，台积电在研究一种新的先进芯片封装方法，使用矩形基板，而不是传统圆形晶圆，从而在每个晶圆上放置更多的芯片。
消息人士透露，矩形基板目前正在试验中，尺寸为 510 mm x 515 mm，可用面积是圆形晶圆的三倍多，采用矩形意味着边缘剩余的未使用面积会更少。
Nikkei Asia 在报道中指出：“台积电的研究仍处于早期阶段，量产预计需要数年时间。尽管台积电之前对使用矩形印刷电路板持怀疑态度，但它进入研究领域意味着重要的技术转变”。
市场研究公司 IDC 报告称，英伟达如果要完成其 AI 半导体订单，需要台积电一半的 CoWoS 产能，而目前实际能落实的只有约三分之一。
台积电计划在年底前将该工艺的产能提高一倍以上，然而，AMD 和博通等无晶圆厂公司对台积电 CoWoS 产量的竞争使这一目标具有挑战性。
相关阅读：
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。
本文由LinkNemo爬虫[Echo]采集自[https://www.ithome.com/0/778/025.htm]
