7 月 30 日消息，据国外媒体报道，在 5nm 芯片制程工艺二季度量产之后，台积电下一步的工艺重点就将是更先进的 3nm 工艺，这一工艺有望先于他们的预期大规模量产。

在二季度的财报分析师电话会议上，台积电 CEO 魏哲家再一次谈到了 3nm 工艺，重申进展顺利，计划在 2021 年风险试产，2022 年下半年大规模量产。

但参考台积电 5nm 工艺的风险量产时间与大规模量产时间，他们 3nm 工艺的大规模量产时间，有望提前，先于他们的预期。

从此前魏哲家在财报分析师电话会议上透露的情况来看，台积电 5nm 工艺的研发设计，是在 2018 年的三季度完成，他们计划在 2019 年上半年风险试产，2020 年上半年大规模量产。最终他们的 5nm 工艺是在 2019 年的一季度风险试产，今年二季度大规模量产。

就时间而言，5nm 工艺的风险试产在研发设计完成之后约半年，开始风险试产到大规模量产，中间相隔约 5 个季度。

魏哲家透露的 3nm 工艺风险试产时间是在 2021 年，并未透露是上半年还是下半年，如果最终是在上半年并且是在一季度风险试产，按 5nm 工艺开始风险试产与大规模量产之间的时间间隔推算，3nm 工艺在 2022 年二季度预计就会大规模量产，早于他们目前预计的 2022 年下半年。

不过，台积电目前还未披露 3nm 工艺研发设计是否已经完成，魏哲家也只是多次表示研发进展顺利，如果能在三季度完成研发设计，风险试产也保持 5nm 工艺的节奏，最终就很有可能在 2022 年二季度大规模量产。

本文由LinkNemo爬虫[Echo]采集自[https://www.ithome.com/0/500/706.htm]