IT之家 8 月 23 日消息 AMD 3D 堆栈缓存版 Zen3 的更多技术细节现已公布，官方称可以带来 15% 的游戏性能提升。

在 Hot Chips 33 演示中，AMD 概述了 3D 堆栈技术的未来，例如，AMD 表示他们选择了 9 微米的微凸点 (μbump) 间距，这比未来 10 微米的英特尔 Foveros Direct 技术要密集一些。

AMD 展示了现有和未来的 3D 堆叠技术。随着垂直晶圆间或芯片间连接的 TSV (Through Silicon Via) 键合量的增加，该技术将专注于更复杂的 3D 堆叠设计。

据称，堆叠可允许进行全模对模堆叠，带来 CPU 上有 DRAM 或 CPU 上有 CPU 的效果。该技术的发展方向是：将独立的模块放在各自的模块上，就像核心 + 核心一样。

“最终，TSV 的间距将变得更加密集，以至于模块拆分、折叠甚至电路拆分都成为可能，这将彻底改变我们今天所知道的处理器的未来。”

IT之家了解到，AMD 还列出了所有现有的堆叠技术，包括英特尔的 fooveros /EMIB 技术，这意味着 AMD 考虑在其处理器中使用这种技术:

AMD 预计其 3D 芯片堆叠技术将提供 3 倍的互连能效和 15 倍的互连密度。

此外，AMD 还宣布了新一代 AMD Zen3 CPU 的 3D 芯片组计划，该芯片组将采用芯到芯 TSV。

据悉，该技术将 L3 缓存再增加 64MB，而 AMD 此前已经在 AMD Ryzen 9 5900X CPU（32+64MB 三级缓存）上展示了其 3D V-Cache 技术的潜力。AMD 透露，这一设计将游戏帧率提高了 15% 的水平。

此外，AMD 宣布将在今年年底前量产配备 3D V-Cache 的 Ryzen CPU。

本文由LinkNemo爬虫[Echo]采集自[https://www.ithome.com/0/570/907.htm]