IT之家 8 月 19 日消息，韩媒 The Elec 当地时间本月 16 日报道称，三星电子将于今年底启动下代 HBM4 内存的流片（IT之家注：Tape-out），为明年底的 12 层堆叠 HBM4 产品量产做准备。

考虑到从流片到测试产品的推出还需要 3 到 4 个月的时间，三星电子的 HBM4 12H 样品预计最早明年初亮相。三星电子此后将对样品进行功能验证并改进设计和工艺，改进后的样品将向主要客户出样。

韩媒在报道中确认，三星电子将在 HBM4 内存上采用 1c nm 制程 DRAM 颗粒和 4nm 制程逻辑芯片，以提升产品能效表现，也方便在逻辑芯片中引入更丰富功能支持。

三星电子的这一决定也对其在 HBM 市场上的主要竞争对手 SK 海力士产生了影响：

SK 海力士 HBM 开发团队的一位匿名人士称，SK 海力士原计划在 HBM4 中使用 1b nm 的 DRAM 颗粒，但在得知三星电子的 HBM4 方案后，SK 海力士内部正就其 HBM4 产品是否转向 1c nm DRAM 进行讨论。

而在 HBM4 内存的逻辑芯片部分，SK 海力士预计将使用台积电提供的 5nm 或 12nm 方案。

广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。

本文由LinkNemo爬虫[Echo]采集自[https://www.ithome.com/0/789/438.htm]