IT之家10月16日消息，JEDEC固态技术协会在当地时间昨日新闻稿中提到，这家微电子行业标准制定者认为通过CKD（IT之家注：时钟驱动器）的助力，DDR5DIMM的原生数据速率可从目前的6400Mbps提升至7200Mbps，乃至未来的9200Mbps。▲ 英睿达CUDIMM/CSODIMM内存条JEDEC昨日发布了配备DDR5CKD芯片的DIMMRawCard设计标准。该标准对JED

感谢IT之家网友华南吴彦祖的线索投递！IT之家8月23日消息，JEDEC固态技术协会昨日（8月22日）发布公告，宣布了JESD406-5LPDDR5/5X串行存在检测（SPD）内容V1.0标准，和现有JESD401-5BDDR5DIMMLabel、JESD318DDR5/LPDDR5压缩附加内存模块（CAMM2）通用标准的更新内容保持一致。IT之家注：串行存在检查（SPD，serialpresen

IT之家7月23日消息，微电子标准制定方JEDEC固态技术协会当地时间22日宣布，DDR5MRDIMM和LPDDR6CAMM内存技术规范即将正式推出，并介绍了这两项内存的关键细节。DDR5MRDIMM中的“MR”即MultiplexedRank（多路复用列），这意味着该内存支持两个或以上的Rank（列），并可在单个通道上组合和传输多个数据信号，无需额外的物理连接就能有效提升带宽。JEDEC规划了多

IT之家6月25日消息，JEDEC固态技术协会今日发布了适用于CXL1.1规范的JESD405-1B内存模块标签标准，对CXL内存模块的规范化提供标准支持。CXL内存模块为支持CXL规范的服务器系统提供了一条添加大量内存的简便途径，这些内存模块通常采用EDSFFE1.S或E3.S规格，支持热插拔。▲三星CMM-D CXL内存模块JEDEC表示，JESD405-1B与2023年发布的JES

IT之家3月12日消息，据韩媒ZDNetKorea报道，行业标准制定组织JEDEC固态技术协会有望放宽对HBM4内存的高度限制，内存厂商无需被迫转向混合键合。作为对DRAM进行3D堆叠的产品，z轴封装高度限制对HBM内存有着很大影响。目前HBM内存最大DRAM堆叠层数为12层，允许的最大厚度为720微米（IT之家注：微米即µm，10-6米）。在3D堆叠技术方面，目前SK海力士在HBM上采用MR-R